2019年8月15日，中國計量測試學會集成電路測試專業委員會首屆集成電路測試高峰論壇在北京九華山莊酒店隆重召開。
高峰論壇在中國計量測試學會馬愛文秘書長的致詞中拉開帷幕，論壇由集成電路測試專委副主任兼秘書長、中國科學院計算技術研究所李華偉研究員主持，集成電路測試專委主任、計算機體系結構國家重點實驗室常務副主任李曉維研究員、日本九州工業大學溫曉青教授（IEEE Fellow）、新竹清華大學黃錫瑜教授、武漢大學何怡剛教授四位講者進行了精彩報告，來自清華大學、北京大學、中國科學院、復旦大學、同濟大學、上海交通大學、合肥工業大學等集成電路測試技術領域相關研究所、高校的領導專家和來自Advantest、美國國家儀器、摩爾精英、蘇州華興源創等集成電路測試技術領域相關企業的技術專家50余人參加了此次論壇。
論壇在李華偉副主任的主持下開啟，首先她為大家詳細介紹了論壇背景及每位演講嘉賓的學術履歷與學術任職，并簡明扼要的提煉了演講內容。
中國計量測試學會馬愛文秘書長發表講話，他表示，集成電路測試專委成立一年以來作出了許多卓有成效的工作與成績。集成電路測試是國家大力發展芯片產業宏偉藍圖的核心環節，中國計量測試學會將一如既往的大力支持專委發展，積極組織各類學術活動，促進成員交流、助推產業升級。
集成電路測試專委主任、計算機體系結構國家重點實驗室常務副主任李曉維研究員帶來題為《我國VLSI測試技術發展的回顧與展望》報告，報告中李曉維主任以中科院計算所為例介紹了集成電路測試技術在中科院計算所從提出到發展的歷程，包括早期在中科院計算所研制大型機時測試技術發揮的重要作用，以及在龍芯等芯片設計和測試過程中曾取得過的矚目成績，并反思了過去十多年來錯失過的研究節點，對未來集成電路測試技術面臨的前沿難題做出了展望。該報告在分享經驗的同時也希望總結教訓，促進專委向有深度有布局有前瞻的方向更好的發展。
日本九州工業大學溫曉青教授帶來題為《LSI Test: from Research to Business》的報告，報告中溫曉青教授指出大規模集成電路測試是一個成功的半導體行業的核心技術領域，因為它在實現大規模集成電路產品的質量、可靠性、安全性和成本目標方面不可或缺。他從研究和商業的角度對大規模集成電路測試進行了全面的概述，并就大規模集成電路測試所面臨的主要挑戰和機遇進行了闡述。
新竹清華大學黃錫瑜教授帶來題為《A Detective Story of the Clock Network in an IC — Finding the Timing Failure Threats》的報告，報告中指出對于應用于安全關鍵應用的集成電路，通常需要非常高的制造質量，以確保在現場操作時幾乎為零的故障率。要實現這一目標，不僅需要對主要功能塊（如CPU和內存），而且還需要對時鐘網絡等片上基礎設施進行全面測試。然而，時鐘網絡不僅設計困難，而且測試具有挑戰性。對于具有嚴格時鐘偏差要求的高性能設計，時鐘網絡中的小缺陷可能導致意外故障，因此需要在制造測試期間進行識別。該報告特別強調了針對時鐘網絡中是否存在小時延故障的測試技術研究，實驗結果表明，能夠檢測到小于100ps的小時延故障。
武漢大學何怡剛教授帶來題為《基于深度學習的模擬電路故障診斷與預測關鍵技術》的報告，報告中提到，他帶領團隊研究了模擬電路主要元件在退化過程中參數變化的規律，提出了可應用于模擬電路的特征參量優選方法，以及定量地表征模擬電路元件的退化程度。提出了粒子濾波算法和相關向量機算法的優化方法，并基于優化的粒子濾波算法和相關向量機算法，提出了精度高和實時性強的模擬電路故障診斷與預測算法。上述研究成果對于提高復雜電子系統可靠性、安全性和任務成功性，提高保障效能、降低保障費用具有重要意義。
之后進入到Panel環節，四位專家就《集成電路測試教育教學與培訓》一題展開討論并與現場人員互動。期間教材的稀缺性、國內教材的規范性，招生難、留人難，理論與實踐如何更好的相結合等多個問題被相繼提出，專家們群策群力，在引入實時案例、加大國外教材翻譯力度、鼓勵集成電路教職人員錄制教課視頻進行網課推廣，與國內外知名企業合作開展實踐課程等方面提出了許多切實可行的方案與展望，對集成電路測試專委的未來工作方向提出了期望。論壇在熱烈的討論中圓滿結束。
